端接目的與種類(lèi)

在高速數(shù)字系統(tǒng)中，傳輸線(xiàn)上阻抗不匹配會(huì)引起信號(hào)反射，減小和消除反射的方法是根據(jù)傳輸線(xiàn)的特性阻抗在其發(fā)送端或接收端進(jìn)行阻抗匹配，從而使源反射系數(shù)或負(fù)載反射系數(shù)為零。

 

傳輸線(xiàn)的端接通常采用兩種策略：

 

1）使負(fù)載阻抗與傳輸線(xiàn)阻抗匹配，即終端端接；

2）使源阻抗與傳輸線(xiàn)阻抗匹配，即源端端接。

 

端接策略選擇

如果負(fù)載反射系數(shù)或源反射系數(shù)二者任一為零，反射將被消除。從系統(tǒng)設(shè)計(jì)的角度，應(yīng)首選策略1，因其是在信號(hào)能量反射回源端之前在負(fù)載端消除反射，因而消除一次反射，這樣可以減小噪聲、電磁干擾（EMI）及射頻干擾（RFI），而策略2則是在源端消除由負(fù)載端反射回來(lái)的信號(hào)，只是消除二次反射，在發(fā)生電平轉(zhuǎn)移時(shí)，源端會(huì)出現(xiàn)半波波形，不過(guò)由于策略2實(shí)現(xiàn)簡(jiǎn)單方便，在許多應(yīng)用中也被廣泛采用。

 

串接端接

源端端接主要是串接端接方法，串行端接是通過(guò)在盡量靠近源端的位置串行插入一個(gè)電阻RT（典型10Ω到75Ω）到傳輸線(xiàn)中來(lái)實(shí)現(xiàn)。串行端接是匹配信號(hào)源的阻抗，所插入的串行電阻阻值加上驅(qū)動(dòng)源的輸出阻抗應(yīng)大于等于傳輸線(xiàn)阻抗（輕微過(guò)阻尼）。這種策略通過(guò)使源端反射系數(shù)為零從而抑制從負(fù)載反射回來(lái)的信號(hào)（負(fù)載端輸入高阻，不吸收能量）再?gòu)脑炊朔瓷浠刎?fù)載端。

串行端接的優(yōu)點(diǎn)在于：

每條線(xiàn)只需要一個(gè)端接電阻，無(wú)需與電源相連接，消耗功率小。

 

串聯(lián)電阻匹配終端的優(yōu)勢(shì)還在于可以減少板上器件的使用數(shù)量和連線(xiàn)密度。

 

串行端接的缺點(diǎn)在于：

當(dāng)信號(hào)邏輯轉(zhuǎn)換時(shí)，源端會(huì)出現(xiàn)半波幅度的信號(hào)，這種半波幅度的信號(hào)沿傳輸線(xiàn)傳播至負(fù)載端，又從負(fù)載端反射回源端，持續(xù)時(shí)間為2TD（TD為信號(hào)源端到終端的傳輸延遲），這意味著此時(shí)沿傳輸線(xiàn)不能加入其它的信號(hào)輸入端。

 

串行端接適用于如下場(chǎng)合：

1）可以不受終端負(fù)載阻抗的影響；

2）器件輸出阻抗小于傳輸線(xiàn)特性阻抗；

3）一般在源同步信號(hào)中用得較多的是源端匹配，因?yàn)樵赐叫盘?hào)線(xiàn)的信號(hào)流向相同，串?dāng)_主要為后向串?dāng)_，源端匹配就可以吸收后向的串?dāng)_。

4）信號(hào)通路上加接了元件，增加了RC 時(shí)間常數(shù)從而減緩了負(fù)載端信號(hào)的上升時(shí)間和下降時(shí)間,因而不適合用于高頻信號(hào)通路（如高速時(shí)鐘等）

 

 

并行端接

 

 

并行端接主要是在盡量靠近負(fù)載端的位置加上拉和/或下拉阻抗以實(shí)現(xiàn)終端的阻抗匹配，根據(jù)不同的應(yīng)用環(huán)境，這種端接方式是簡(jiǎn)單地在負(fù)載端加入一下拉到信號(hào)地的電阻R（R＝Z0）來(lái)實(shí)現(xiàn)匹配。采用此端接的條件是驅(qū)動(dòng)端必須能夠提R=Z0供輸出高電平時(shí)的驅(qū)動(dòng)電流以保證通過(guò)端接電阻的高電平電壓滿(mǎn)足門(mén)限電壓要求。在輸出為高電平狀態(tài)時(shí)，這種并行端接電路最大的缺點(diǎn)是消耗的電流過(guò)大，如果電源是5v，驅(qū)動(dòng)電流可能達(dá)到50－100ma，這是普通驅(qū)動(dòng)器無(wú)法達(dá)到的。一般器件很難可靠地支持這種端接電路。

 

戴維寧（Thevenin）端接

 

 

戴維寧（Thevenin）端接即分壓器型端接，它采用上拉電阻R1和下拉電阻R2構(gòu)成端接電阻，通過(guò)R1和R2吸收反射,此端接通常是為了獲得最快的電路性能和驅(qū)動(dòng)分布負(fù)載而采用的。

 

此端接方案降低了對(duì)源端器件驅(qū)動(dòng)能力的要求，電阻R1和R2一直在從系統(tǒng)電源吸收電流，直流功耗較大。

 

并聯(lián)端接的優(yōu)點(diǎn)是信號(hào)沿全線(xiàn)無(wú)失真。在驅(qū)動(dòng)多扇出時(shí)，負(fù)載可經(jīng)分枝短線(xiàn)沿線(xiàn)分布，而不是像在串聯(lián)端接中那樣必須把負(fù)載集中在線(xiàn)的末端。

 

交流端接

 

 

R 要小于等于傳輸線(xiàn)阻抗Z0，電容C 必須大于100pF，推薦使用0.1uF 的多層陶瓷電容。電容有阻低頻通高頻的作用，因此電阻R 不是驅(qū)動(dòng)源的直流負(fù)載，故這種端接方式無(wú)任何直流功耗。并行AC端接是在波形匹配的基礎(chǔ)上增加一個(gè)電容，它消耗更少的功率。引入的延時(shí)與RC有關(guān)。AC終端匹配技術(shù)主要用于時(shí)鐘電路。

 

二極管端接

 

 

優(yōu)勢(shì)

通常是自動(dòng)的，許多器件都有輸入保護(hù)二極管

 

劣勢(shì)

二極管頻率響應(yīng)特性要求

 

拓?fù)浣Y(jié)構(gòu)

走線(xiàn)的拓?fù)浣Y(jié)構(gòu)是指一根網(wǎng)線(xiàn)的布線(xiàn)順序及布線(xiàn)結(jié)構(gòu)。在實(shí)際電路中常常會(huì)遇到單一驅(qū)動(dòng)源驅(qū)動(dòng)多個(gè)負(fù)載的情況，驅(qū)動(dòng)源和負(fù)載構(gòu)成了信號(hào)的拓?fù)洹２煌耐負(fù)浞植紝?duì)信號(hào)的影響是非常顯著的。當(dāng)使用高速邏輯器件時(shí)，除非走線(xiàn)分支長(zhǎng)度保持很短，否則邊沿快速變化的信號(hào)將被信號(hào)主干走線(xiàn)上的分支走線(xiàn)所扭曲。

 

通常情形下，PCB走線(xiàn)采用兩種基本拓?fù)浣Y(jié)構(gòu)，即菊花鏈(Daisy Chain)布線(xiàn)和星形(Star)分布。

 

點(diǎn)對(duì)點(diǎn)拓?fù)?/div>